|
삼성전자가 세계 최초로 새로운 공정을 도입한 것에 대해 “선진기술을 도입한다는 건 리스크를 먼저 가져가겠다는 것이고, 이후 수율 개선 등으로 안정화될 것”이라며 “한번 공정을 통해 제품을 양산하면 2~3세대는 계속가기 때문에 어짜피 바꿀 것이라면 먼저 바꾸는 것도 방법일 수 있다”고 했습니다.
그는 3나노 공정 이후의 미래기술에 대해서도 끊임없이 개발해야 한다고 강조했습니다. 최 교수는 “핀펫에서 GAA로 가는 상황이며 그 이후에 어떤 방향으로 발전시킬 수 있을지 고민해야 한다”면서 “미래기술로 VT FET(펫) 구조를 꼽을 수 있다”고 했습니다. 이 기술은 삼성전자와 미국 IBM이 지난해 공개한 것입니다.
최 교수는 이어 “어떤 형태로든 하이 퍼포먼스의 요구가 있을 것이고 그렇게 반도체 시장이 성장해왔다”면서도 “스케일링(미세공정)이 점점 어려워지는 것은 새로운 상황인 만큼 이종집적과 같은 패키징(후공정) 기술을 발전시키는 것도 방법”이라고 했습니다. TSMC는 현재 차세대 패키징 기술인 ‘칩 온 웨이퍼 온 서브스트레이트(Chip on Wafer on Substrate, CoWoS)’라는 기술을 업그레이드하는 데 주력하고 있습니다. 이 기술은 데이터 처리를 담당하는 프로세서와 고대역폭 메모리 등 여러 칩을 동일한 기판 위에 패키징하는 기술입니다. TSMC는 해당 기술을 2012년에 처음 선보인 이후 지속해서 업그레이드하고 있습니다. 대표적인 예로 TSMC는 차세대 패키징 기술인 ‘칩 온 웨이퍼 온 서브스트레이트’(CoWoS) 공정으로 애플 M1 울트라 프로세서를 만들어냈습니다. 최 교수는 “시스템반도체와 메모리반도체를 각각 만드는 것에서 시스템반도체와 메모리반도체를 합치고 서로 다른 칩들의 연계를 최대한 효율적으로 만들어서 성능을 끌어올리는 이종집적 기술이 나오고 있다”며 “후공정이 키(Key) 테크놀로지가 될 수 있다”고 덧붙였습니다.