삼성 세계 첫 3나노 반도체 양산…TSMC 기술보다 앞서나?

[이데일리 김상윤 기자] 삼성전자가 세계 최초로 게이트올어라운드(Gate-All-Arould) 기술을 적용한 3나노(nm, 10억분의 1m) 파운드리(반도체 수탁생산) 공정기반의 반도체 양산을 시작했다. 세계 1위 파운드리 업체인 대만 TSMC보다 더 최첨단 공정 기술력을 확보한 셈이다.

나노는 머리카락 한올의 굵기의 10만분의 1에 불과한 초미세 단위다. 현재 최첨단 공정은 4나노인데, 반도체 회로의 선폭 굵기가 훨씬 더 미세해진 셈이다. 반도체는 회로 간격이 미세할수록 성능이 높아지고 전력소비가 줄어든다. 회로를 더 그릴 수 있기 때문에 웨이퍼(반도체 원판)에서 나오는 반도체 숫자도 증가해 생산 효율성도 개선된다. 웨이퍼에서 더 많은 반도체를 생산할수록 생산단가는 떨어지고 이익을 더 낼 수 있는 구조다.

삼성전자는 3나노 공정을 GAA기술로 구현했다. 반도체 내에는 전류흐름을 차단하고 여는 트랜지스터가 있다. 반도체 칩이 작아질수록 트랜지스터의 크기도 보다 작아져야하고, 성능도 뛰어나야 한다. 현재 첨단 반도체 공정에서 사용하는 ‘핀펫(FinFET) 기술’이다. 이 기술은 전류의 흐름을 제어하는 ‘게이트’와 전류가 흐르는 ‘채널’이 닿는 면적이 3곳이다. 상어지느러미를 닮았다는 뜻에서 핀펫이라고 붙였는데, 게이트와 채널이 ‘위-좌-우’ 3개면에서 만난다.

하지만 이 기술은 반도체 크기가 보다 작아지면서 전류 제어 한계를 드러냈다. 전류 제어 역할을 하는 게이트가 제 역할을 하지 못해 누설 전류가 생기면서 전력 효율이 떨어진 탓이다.

반면 삼성전자가 택한 기술은 GAA는 ‘모든 면에서’ 전류가 흐르는 방식이다. 아랫면부터 위, 오른쪽, 왼쪽 모두 채널과 게이트가 만난다. 채널이 게이트에 닿는 실질적인 면적을 늘려 충분한 양의 전력이 흐르도록 공정 미세화에 따른 트랜지스터 성능 저하를 최소화한 것이다. 이를 통해 채널 조정 능력이 높아지고, 데이터 처리 속도와 전력 효율을 높일 수 있다.

삼성전자는 전류가 흐르는 채널 모양도 ‘얇고 넓게’ 만들었다. 와이어 형태의 채널 구조를 얇은 종이 모양의 ‘나노시트’ 형태로 구현한 것이다. 이 형태로 만든 ‘MBCFET’ 공정을 독자 구축했다. 나노시트의 폭을 조정하면서 채널의 크기도 다양하게 변경할 수 있어 기존 핀펫 구조나 일반적인 나노와이어(Nanowire) GAA 구조에 비해 전류를 더 세밀하게 조절할 수 있다는 게 삼성전자의 설명이다.

삼성전자 이렇게 만든 3나노 GAA 1세대 공정은 기존 5나노 공정 대비 성능 23% 향상, 전력 45% 절감, 면적은 16% 감소할 수 있을 것이라고 강조한다. GAA 2세대 공정으로 이어지면 성능 30% 향상, 전력 50% 절감, 면적 35% 축소까지 구현 가능하다.

관건은 수율(설계 대비 실제 생산된 정상 칩 비율)이다. 삼성전자가 TSMC에 비해 3나노 공정 양산을 먼저 시작하더라도 충분한 수율이 뒷받침되지 않으면 고객사의 마음을 사로잡기가 어렵다. 4나노 공정의 경우 TSMC의 수율이 삼성전자보다 높은 편이다. 3나노 GAA로 그간 부진했던 4나노 공정 기술을 만회하는 전략이긴 하나, GAA기술 성공여부는 아직 불확실하다. 일단 양산을 시작한 만큼 충분한 수율을 끌어올릴 수 있느냐가 향후 파운드리 사업의 성패가 달려 있을 전망이다.