[닥터몰라의 IT이야기]14nm 끝을 화려하게 장식하는 인텔

인텔의 2018-2020 서버 및 HPC 로드맵

[IT벤치마크팀 닥터몰라] 인텔은 10nm 제조공정으로의 이전에 어려움을 겪고 있지만, 그런 와중에도 라인업 전개를 차질없이 해내기 위해 14nm와 10nm 사이 단계의 제품들을 쉴새없이 투입하고 있습니다. 올해 하반기에는 크게 아래 네 가지 신규 라인업에 주목해볼만 합니다.

Cascade Lake-AP

인텔이 AP (Advanced Processor) 접미사가 붙는 제품군을 신설했습니다. 작년에는 SP (Scalable Processor) 제품군을 신설했는데, 기존의 Xeon E5-2600 / 4600 라인업과 E7-2800 / 4800 / 8800 라인업을 대통합한 것으로 멀티소켓 확장이 가능한 제온의 포지셔닝을 강조한 것이었습니다.

그렇다면 AP는 무엇일까요? 유력한 설은 Xeon Phi로 대표되는 MIC (Many Integrated Core) 계열을 대체하는 것입니다.

MIC 아키텍처 최신형인 Knights Landing은 최대 72코어 @ 1.5GHz까지 출시되어 있으며 본래 네이티브 76코어 구성으로, 후속작 Knights Mill에서 76코어까지 확장되어 나올 가능성이 있지만 어쨌든 그 이후의 로드맵은 없는 상황입니다. Cascade Lake-AP는 후술할 Cascade Lake-SP 다이 두 개를 EMIB 기술로 접합, 멀티칩 패키지로 묶은 것으로 추정되는데 이 경우 최대 56코어입니다. Knights 계열보다 코어 수는 적지만 클럭이 높고, 빅 코어 기반이니 충분히 대체가 가능합니다.

구체적으로 Knights Landing의 TDP는 72코어 @ 1.5GHz 모델 기준 최대 245W인 반면, 현재 28코어 @ 2.8GHz의 Xeon Platinum 8180은 205W이므로 아주 보수적으로 잡아도 56코어를 245W에 묶어두는 건 1.7GHz 정도로 클럭이 낮아지면 (2.8 x 245 / 205 / 2 = 약 1.7) 가능해지고, 통상 저클럭 운용에 전압이 덜 들어가는 것을 고려하면 실질적인 클럭 상한은 더 높아집니다.

Skylake-SP Refresh 또는 Cascade Lake-SP

인텔의 당면한 차세대 HEDT 및 서버 프로세서는 현행 Skylake-X(HEDT)/-SP(서버)와 본질적으로 같고 (공정이 14++로 개선될 가능성은 있습니다만), 특히 최상위 XCC (Extreme Core Count) 버전의 다이는 여전히 28코어를 고수할 것으로 알려졌습니다.

얼마 전까지만 하더라도 Cascade Lake-X/SP는 Skylake-X/SP의 최적화 버전 정도로만 여겨졌으나, 외신의 보도(테크파워업)에 따르면 중간급 HCC 다이가 기존 Skylake-X/SP XCC 다이보다는 작고 HCC 다이보다는 확장된 별개의 설계를 취할 것이라고 전해졌습니다.

Skylake-X/SP XCC 다이는 5 x 6 구성 (30개의 타일 중 2개는 메모리 컨트롤러이므로 네이티브 28코어입니다), HCC 다이는 5 x 4 구성 (20-2=18), LCC 다이는 3 x 4 구성 (12-2=10) 을 취하고 있습니다. Cascade Lake-X/SP HCC 다이가 적어도 22코어를 가지려면 6 x 4 또는 4 x 6 구성 (24-2=22) 을 취해야 하죠. 원단 격인 XCC 다이로부터 파생이 용이하려면 행을 오히려 늘려야 하는 6 x 4보다는 4 x 6 구성이 더 가능성이 있습니다.

한편 HCC 다이의 파생 방식이 변화한 만큼, LCC 다이를 파생시키는 방식 역시 변화할 가능성이 높아집니다. 그 까닭은, Cascade Lake-X/SP HCC 다이 (4 x 6) 로부터 현행 Skylake-X/SP LCC 다이 (3 x 4) 를 파생시키는 것이 불가능하지는 않지만 행(-1)과 열(-2)을 모두 컷팅해야 하므로 생산의 복잡도가 증가하기 때문입니다. 이에 다음의 대안을 가설로써 생각해볼 수 있습니다.

-Cascade Lake-X/SP LCC Plan A : 3 x 6 (행(-1)만을 컷팅 / 18-2= 16코어)

-Cascade Lake-X/SP LCC Plan B : 4 x 4 (열(-2)만을 컷팅 / 16-2= 14코어)

컨슈머 데스크탑 라인업이 최대 4코어에 불과하던 시절에 출시된 Skylake-X와 달리 Cascade Lake-X는 8코어 컨슈머 데스크탑 프로세서를 밑에 두고 있으므로 최하위 버전의 다이가 네이티브 10코어인 것은 이미 버겁고, 그보다 늘어날 것이 확실시됩니다. 과거 Skylake-S와 Skylake-X LCC 다이 사이의 스펙 갭을 생각하면 Cascade Lake-X LCC 다이도 컨슈머 데스크탑 프로세서 대비 +6~8코어 마진을 두는 것이 자연스럽습니다. 현행 코어 X 시리즈의 하위 라인업들인 6-8코어 모델들은 존재이유가 사라지는 만큼 단종이 확실시됩니다.

Coffee Lake-S Refresh

인텔의 첫 컨슈머 데스크탑용 8코어 프로세서로 빠르면 내주 중 출시될 예정입니다. 루머대로 코어 i9에 8코어 16스레드 / 코어 i7에 8코어 8스레드 제품을 투입한다면, 2008년의 네할렘 이후 10년만에 사실상 하이퍼스레딩 기술을 재축출하는 급의 중대 변화가 생기는 것입니다.

잘 와닿지 않을 수 있겠는데 소위 ‘코어 i9-9900K’ 단 하나를 제외한 모든 ‘코어’ 라인업(i3 to i7)에 하이퍼스레딩 기술이 쓰이지 않게 됩니다.

-코어 i9: 8코어 16스레드 (하이퍼스레딩 기술 적용)

-코어 i7: 8코어 8스레드 (하이퍼스레딩 기술 미적용)

-코어 i5: 6코어 6스레드 (하이퍼스레딩 기술 미적용)

-코어 i3: 4코어 4스레드 (하이퍼스레딩 기술 미적용)

최근 일년간 전문가 그룹에서는 인텔의 근현대 아키텍처가 연루된 보안 취약점을 꾸준히 보고한 바 있습니다. 인텔은 그들의 신제품에서 이를 해결할 것이라 공약했지요. 한편 근래 드러난 보안 취약점 가운데는 하이퍼스레딩 기술에서 유래한 것이 많습니다.

가설이지만, 하이퍼스레딩을 제한적인 모델에만 허용함으로써 보안 취약점의 노출을 비껴가거나, 패치로 인한 성능 저하에 (하위 모델보다 독보적으로 높은 작동속도를 부여받는) 최상위 모델 단 1종만을 노출시켜 역효과를 상쇄해 드러나지 않게 하려는 것일 가능성이 있습니다.

Cooper Lake-SP, Ice Lake-SP, 그리고 Whitley

Ice Lake는 틱톡 개념이 유효하던 시절 Skylake 차기의 ‘톡’에 해당하는 것이었습니다. 이미 10nm 제조공정 이전이 한세대 전 (Cannon Lake) 완료되는 것을 전제로 그 공정에서 원숙한 아키텍처를 발전시켜 내는 것이 톡의 정의이죠. 그러나 10nm 제조공정으로의 이행이 끝없이 늦어지며 Ice Lake 자체가 베이퍼웨어화 되어가고 있었는데, 아니나다를까 서버 시장에도 그 여파가 미쳤습니다.

당초 Skylake-SP의 후속으로 계획되었던 Ice Lake-SP 그리고 이를 지원하는 Whitley (=위 표의 Barlow Pass) 플랫폼은 두 차례 연기를 거쳐 2020년 하반기 중 (Q3 or Q4) 출시되는 것으로 일정이 조정되었습니다.

그 사이에 현행 Purley / Apache Pass (둘의 차이는 Optane DIMM의 지원 유무) 플랫폼을 이어가는 Cascade Lake-SP (2018 하반기), 그리고 Whitley / Barlow Pass를 조기 데뷔시킬 Cooper Lake-SP (2019 하반기) 가 징검다리로서 끼어든 것입니다.

Cooper Lake-SP는 14(++?)nm 제조공정을 사용한다는 것 이외에 아직 드러난 것이 없습니다. 다만 Cooper Lake-SP를 통해 데뷔하게 되는 Whitley 플랫폼은 전작 Purley / Apache Pass가 6채널 DIMM을 지원하던 것에서 한 발 더 나아가 8채널 DIMM을 지원하게 됩니다.

AMD가 서버 시장을 겨냥한 Naples (시제품명 EPYC) 가 정식 출시될 즈음엔 Ice Lake-SP가 이미 출시되었으리라 가정하고 개발에 임했다는 인터뷰가 잘 알려져 있는데, 순서가 뒤바뀌었지만 결과적으로 EPYC과 같은 8채널 플랫폼이 되었으니 AMD의 개발팀이 제대로 된 첩보를 가지고 있었던 셈입니다.

▲닥터몰라 소개= 다양한 전공과 배경을 가진 운영진이 하드웨어를 논하는 공간이다. 부품부터 완제품에 이르는 폭 넓은 하드웨어를 벤치마크하는 팀이기도 하다. 데이터베이스를 구축해 이미 알려진 성능의 재확인을 넘어 기존 리뷰보다 한층 더 깊게 나아가 일반적으로 검출하기 어려운 환경에서의 숨은 성능까지 예측가능한 수리모델을 개발하고 있다.

필진으로 이대근 씨(KAIST 수리과학 전공)와 이진협 씨(성균관대학교 생명과학 및 컴퓨터공학 전공), 이주형 씨(백투더맥 리뷰 에디터/Shakr 필드 엔지니어) 등이 참여한다.