코스피 3,140.51 10.42 (+0.33%)
코스닥 1,046.12 6.69 (+0.64%)
현대중공업 청약 경쟁률
live_hov

현대중공업 실시간 경쟁률

[배진솔의 전자사전]"할테면 해봐"…삼성이 회사 기밀 공개한 이유

29일 2분기 컨퍼런스콜, 한진만 부사장 "5개레이어 EUV적용"
삼성, EUV도입 D램 경쟁사 의식…"원가절감·생산성 자부"
1개 레이어적용하는 타사와 달라…공정 수 줄이고 수율 높이고
  • 등록 2021-07-31 오전 6:13:36

    수정 2021-08-01 오전 9:33:28

[이데일리 배진솔 기자] 삼성전자가 실적발표 이후 실적설명회(컨퍼런스콜)를 통해 다시 한번 자사 D램 공정에 대한 ‘업계 비밀’을 공개하며 기술 경쟁력을 뽐냈습니다. 지난 1분기에는 D램의 선폭(전자가 흐르는 회로의 폭)을 공식적으로 공개했는데, 이번에는 더 나아가 D램에 5개 레이어 극자외선(EUV)을 적용했다고 당당히 밝힌 것인데요. 오늘 ‘배진솔의 전자사전’에서는 그 이유와 효과에 대해 알아보겠습니다.

삼성전자 전력관리반도체 3종(S2FPD01, S2FPD02, S2FPC01)은 DDR5 D램 (사진=삼성반도체이야기)
“따라올테면 따라와봐”…회사 기밀공개한 삼성의 자신감

지난 29일 진행한 2분기 컨퍼런스콜. 삼성전자를 향한 날카로운 질문 하나가 들어왔습니다. 한 애널리스트는 “최근 다른 경쟁업체들도 EUV 공정을 활용한 양산 계획을 발표하고 있습니다”라며 “다른 경쟁업체와 대비해서 삼성전자의 차별화된 EUV 양산 경쟁력과 기술로드맵이 무엇이냐”고 질문했는데요.

한진만 삼성전자 메모리사업부 부사장은 이에 대해 자신감있는 답변을 내놓습니다. 한진만 부사장은 “14나노 D램에서는 EUV공정 활용을 5개 레이어(layer·층)로 확대해 원가경쟁력을 확보할 수 있다”고 말했습니다. 이제까지는 14나노에서 ‘다수’ 레이어를 적용한다고만 밝혀왔는데 공식적인 자리에서 처음으로 정확한 갯수를 발표한 것인데요.

업계에서는 삼성전자가 지난 1분기때는 D램의 구체적인 선폭을 공개하더니 연이어 회사 ‘탑시크릿(기밀)’을 공개하며 자사 기술경쟁력을 뽐내자 놀라는 눈치입니다. 앞서 지난 4월 삼성전자는 1분기 컨퍼런스콜에서 “1z D램은 15나노 D램을 말한다”며 10나노대 진입하면서 명확한 선폭을 공개하지 않던 업계 관행을 깨고 회사 기술력을 못박아 알린 바 있습니다.

업계는 삼성전자가 D램 산업에서 EUV 기술 경쟁이 치열해지자 “할테면 해봐라”라는 자신감을 보인 것이라고 하는데요. 삼성전자가 7나노 이하 파운드리(반도체 수탁생산) 공정에 사용하던 EUV 장비를 D램 공정에 최초 적용한 이후 SK하이닉스(000660), 마이크론 등도 EUV를 도입하며 바짝 쫓아오자 당사의 기술경쟁력을 앞세워 시장의 우려를 불식시킨 것입니다.

업계 관계자는 “D램에 EUV를 적용한다고 밝힌 곳이 삼성전자에 이어 SK하이닉스와 마이크론이다”라며 “다른 회사는 현재 1개 레이어정도 적용할텐데 그보다는 자신있다는 것”이라고 말했다. 실제 SK하이닉스는 EUV기술을 활용한 D램 양산에서 1개 레이어에 EUV를 적용할 계획임을 밝혔습니다. 마이크론은 최근에서야 EUV 공정 도입을 선언한 상황입니다.

이종호 서울대 반도체공동연구소 소장은 “탑시크릿을 회사 공식적인 자리에서 발표한다는 것은 여러 의미를 내포한 의도적 행위”라며 “삼성전자는 EUV라는 좋은 장비 활용해 공정단계를 줄여 원가경쟁력을 확보하고 제품 나오는 시간도 줄였다. 회사입장에서 손익 계산해봤더니 자신있다는 거다”라고 말했습니다. 그러면서 “타회사에 좋은 정보를 제공하면서까지 시장에 알리는 것은 상당히 자신감을 보여준 것”이라고 말했습니다.

5개 레이어 EUV적용, 불필요한 공정 수 줄여 제조원가↓·양산시간↓

EUV 공정 적용을 한개가 아닌 다섯 개 레이어에 적용하면 어떤 효과가 있을까요. EUV는 기존 공정에 쓰이는 불화아르곤(ArF)광원 보다 14분의 1가량 광원이 짧습니다. 때문에 EUV를 활용하면 더 얇은 펜을 이용한 것처럼 웨이퍼에 더 미세한 회로 패턴을 그릴 수 있는데요.

만약 EUV를 활용하지 않고 10나노대에 보편적으로 사용하는 193나노 광학 리소그래피(이머전 ArF)와 더블 패터닝 기법을 활용하면 증착(코팅)과 식각(깎기)공정 수 또한 증가해 비용이 증가하고 생산성이 하락합니다. 쉽게 말해 정교하게 만들려고 공들여 패턴을 그리고, 깎다보니 돈도 더 들고 시간도 더 드는 것이죠.

ASML에 따르면 로직 반도체 노광 공정의 경우 28나노 반도체 제품은 6개, 20나노 8개, 10나노 23개, 7나노 34개로 미세화가 진행될 수록 점점 스텝 수도 증가한다고 합니다. 하지만 예를 들어 7나노 로직반도체 노광 공정을 EUV로 처리할 경우 스텝 수가 9개로 대폭 축소된다고 설명합니다.

EUV를 활용해 더 얇은 펜으로 한정된 웨이퍼에 더 많은 제품을 생산하니 생산성은 높아지고 불필요한 공정 수는 줄어드니 제조원가는 낮아지고 생산 기간도 줄어들어 소비자에게 제품도 빨리 전할 수 있겠죠.

한 부사장이 “삼성전자는 2000년대 중반부터 EUV 기술 협력을 통해 안정적인 에코시스템을 구축하고 D램 공정과 관련해 연구를 성공적으로 쌓아왔다”며 “EUV는 단순히 설비를 구매해서 생산에 적용하는 것이 아니라 노하우 축적과 내재화를 통한 기술 시너지 극대화가 필요하다”라고 한 말이 이 모든 것을 아우르는 설명인 듯 합니다.

소셜 댓글by LiveRe

많이 본 뉴스

04517 서울시 중구 통일로 92 케이지타워 18F, 19F 이데일리

대표전화 02-3772-0114 I 이메일 webmaster@edaily.co.krI 사업자번호 107-81-75795

등록번호 서울 아 00090 I 등록일자 2005.10.25 I 발행인 곽재선 I 편집인 이익원

ⓒ 이데일리. All rights reserved